曙海教育集团
全国报名免费热线:4008699035 微信:shuhaipeixun
或15921673576(微信同号) QQ:1299983702
首页 课程表 在线聊 报名 讲师 品牌 QQ聊 活动 就业
 
FPGA的嵌入式培训

 
   班级规模及环境--热线:4008699035 手机:15921673576( 微信同号)
       坚持小班授课,为保证培训效果,增加互动环节,每期人数限3到5人。
   上课时间和地点
上课地点:【上海】:同济大学(沪西)/新城金郡商务楼(11号线白银路站) 【深圳分部】:电影大厦(地铁一号线大剧院站)/深圳大学成教院 【北京分部】:北京中山学院/福鑫大楼 【南京分部】:金港大厦(和燕路) 【武汉分部】:佳源大厦(高新二路) 【成都分部】:领馆区1号(中和大道) 【沈阳分部】:沈阳理工大学/六宅臻品 【郑州分部】:郑州大学/锦华大厦 【石家庄分部】:河北科技大学/瑞景大厦 【广州分部】:广粮大厦 【西安分部】:协同大厦
最近开课时间(周末班/连续班/晚班):2019年1月26日
   实验设备
     ☆资深工程师授课
        
        ☆注重质量 ☆边讲边练

        ☆合格学员免费推荐工作
        ★实验设备请点击这儿查看★
   质量保障

        1、培训过程中,如有部分内容理解不透或消化不好,可免费在以后培训班中重听;
        2、课程完成后,授课老师留给学员手机和Email,保障培训效果,免费提供半年的技术支持。
        3、培训合格学员可享受免费推荐就业机会。

课程大纲
 

模块一 FPGA设计原则与技巧
FPGA设计原则与技巧课程主要讲授FPGA设计的一些原则(面积与速度平衡互换原则、硬件可实现原则及同步设计原则、低功耗设计原则等)及操作技巧(乒乓操作、串并转换、流水线操作及数据同步等),使学员能够将这些原则及技巧应用到实际工程开发中;
本章将讲述加法器、乘法器、乘累加器、减法器及除法器在工程应用中的设计方法,在此基础上让学员完成常系数FIR滤波器设计;还要求学员掌握使用基于IP核的设计方法和流程。
模块二 Verilog高级编码
Verilog高级编码课程主要讲授Verilog HDL流水线设计、同步状态机设计及系统函数、任务调用等高级编码知识,通过序列检测器、EEPROM读写器,SPI及RISC CPU等由易至难的实验安排;
强化RTL设计与电路实体的对应关系,及针对FPGA器件的代码优化,使学员逐步掌握独立完成复杂逻辑设计的能力。
这部分实验不仅仅是照抄教材的代码,而是通过训练使学生从项目的角度考虑问题,自行设计完成,可大幅提升学员自我思考的能力。
模块三 系统时序分析及处理系统时序分析及处理
课程旨在让学员充分理解时序分析理论,能够解决在项目开发中所遇到的时序问题;且能够对跨时钟设计做出合理处理;能够精通时序分析工具的使用,使其能够设计出满足时序要求的逻辑电路。
模块四 FPGA设计常用IP模块使用
FPGA设计常用IP模块使用课程主要内容为FPGA设计中常用IP模块的使用(单/双口RAM、DPRAM、FIFO、ROM及串行收发器等)的讲授,使学员在充分理解其结构及工作原理、时序的基础上,能够在实际工程开发中精通其使用。
模块五 新型FPGA设计工具使用
新型FPGA设计工具使用课程主要讲授FPGA基于MATLAB、Simulink、DSP Builder等新型设计、验证工具的设计方法及技巧,使学员能够利用这些新型开发工具更好地完成FPGA设计。

 
  备案号:沪ICP备08026168号 .(2014年7月11)..............